Het ontwerp van elektronische producten gaat van het tekenen van schematische diagrammen tot PCB-layout en bedrading.Door een gebrek aan kennis op dit gebied van werkervaring, komen er vaak verschillende fouten voor die ons vervolgwerk belemmeren en in ernstige gevallen kunnen de gemaakte printplaten helemaal niet worden gebruikt.Daarom moeten we ons best doen om onze kennis op dit gebied te verbeteren en allerlei soorten fouten te voorkomen.

Dit artikel introduceert de veelvoorkomende boorproblemen bij het gebruik van PCB-tekenborden, om te voorkomen dat u in de toekomst op dezelfde putten stapt.Boren is onderverdeeld in drie categorieën, door het gat, blind gat en begraven gat.Doorlopende gaten omvatten plug-in gaten (PTH), schroefpositioneringsgaten (NPTH), blinde, begraven gaten en via gaten (VIA) doorlopende gaten, die allemaal de rol spelen van meerlaagse elektrische geleiding.Ongeacht het type gaatje heeft het probleem van ontbrekende gaatjes tot gevolg dat niet de hele partij producten direct gebruikt kan worden.Daarom is de juistheid van het boorontwerp bijzonder belangrijk.

Geval Uitleg van putten en lekken aan de ontwerpzijde van printplaten

Probleem 1:De door Altium ontworpen bestandsslots zijn misplaatst;

Beschrijving van het probleem:De sleuf ontbreekt en het product kan niet worden gebruikt.

Reden analyse:De ontwerpingenieur miste de sleuf voor het USB-apparaat bij het maken van het pakket.Toen hij dit probleem ontdekte bij het tekenen van het bord, wijzigde hij het pakket niet, maar tekende hij direct de sleuf op de hole-symboollaag.In theorie is er geen groot probleem met deze bewerking, maar tijdens het productieproces wordt alleen de boorlaag gebruikt om te boren, dus het is gemakkelijk om het bestaan ​​van sleuven in andere lagen te negeren, wat resulteert in het missen van het boren van deze sleuf, en het product kan niet worden gebruikt.Zie onderstaande afbeelding;

Hoe putjes te vermijden:Elke laag van het OEM PCB-ontwerpbestand heeft de functie van elke laag.Boorgaten en sleufgaten moeten in de boorlaag worden aangebracht en er kan niet van worden uitgegaan dat het ontwerp maakbaar is.

Vraag 2:Door Altium ontworpen bestand via hole 0 D-code;

Beschrijving van het probleem:De lekkage is open en niet geleidend.

Oorzaak analyse:Zie figuur 1, er is een lek in het ontwerpbestand en het lek wordt aangegeven tijdens de DFM-maakbaarheidscontrole.Na controle van de oorzaak van het lek is de diameter van het gat in de Altium-software 0, wat resulteert in geen gaten in het ontwerpbestand, zie figuur 2.

De reden voor dit lekgat is dat de constructeur een fout heeft gemaakt bij het boren van het gat.Als het probleem van dit lekgat niet wordt gecontroleerd, is het moeilijk om het lekgat in het ontwerpbestand te vinden.Het lekgat heeft direct invloed op de elektrische storing en het ontworpen product kan niet worden gebruikt.

Hoe putjes te vermijden:DFM-maakbaarheidstests moeten worden uitgevoerd nadat het ontwerp van het schakelschema is voltooid.De gelekte via's zijn tijdens het ontwerp niet terug te vinden in de fabricage en productie.DFM-maakbaarheidstesten vóór productie kunnen dit probleem voorkomen.

Figuur 1: Ontwerpbestand lek

Afbeelding 2: Altium-diafragma is 0

Vraag 3:Het bestand vias ontworpen door PADS kan niet worden uitgevoerd;

Beschrijving van het probleem:De lekkage is open en niet geleidend.

Oorzaak Analyse:Zie afbeelding 1, bij gebruik van DFM-maakbaarheidstesten wijst dit op veel lekken.Na controle van de oorzaak van het lekprobleem, werd een van de via's in PADS ontworpen als een halfgeleidend gat, waardoor het ontwerpbestand het halfgeleidende gat niet uitvoerde, wat resulteerde in een lek, zie afbeelding 2.

Dubbelzijdige panelen hebben geen halfgeleidende gaten.Ingenieurs stellen per ongeluk via-gaten in als halfgeleidende gaten tijdens het ontwerp, en uitgaande halfgeleidende gaten worden gelekt tijdens uitvoerboringen, wat resulteert in lekkende gaten.

Hoe putjes te vermijden:Dit soort mishandeling is niet gemakkelijk te vinden.Nadat het ontwerp is voltooid, is het noodzakelijk om DFM-maakbaarheidsanalyse en -inspectie uit te voeren en problemen te vinden vóór de productie om lekkageproblemen te voorkomen.

Figuur 1: Ontwerpbestand lek

Afbeelding 2: via's met twee panelen van de PADS-software zijn halfgeleidende via's